DDR3单元测试规范
作者:365bet官网日期:2025/05/15 浏览:
本文的上述地址:DDR3测试分为三个类别:1。DC参数测试:检查操作电流,级别,电源,风扇输出功能,电流泄漏和其他参数属性。内存的工作电流与电力消耗和负载有关。当当前的工作太高时,它会导致过度消耗,这会导致系统过多的负载,并且在严重的情况下,该系统将导致系统无法正常运行。内存芯片还具有泄漏电流,当电流泄漏超过阈值时,可能导致系统无法正常工作。 2。AC参数测试:时间参数特征,例如建立时间,访问时间,访问时间等。请参阅由内存单位引起的物理故障,理解放大器,写作驱动程序等。此外,在将内存组装在电路板上后,外围互连线的内存错误也与外围互连线的故障。n规范要求的测试范围。 2。对内存的测试引用的一般规则2.1:与UT相关的项目要求主芯片在最重的负载状态下工作。注意:由于主设备的工作状态对其输出信号指标有重大影响,包括内部芯片串扰,电源能力,SSN影响力等,所有这些都对DDR3芯片信号的输入产生了影响,因此需要主芯片以重载状态运行。规则2.2:尝试内存时,如果发现故障,则故障的详细信息必须为mai -print。注意:详细信息主要是为了促进故障的位置。报告的信息包括但不限于:哪些试验失败,哪些地址,编写了哪些数据,数据已读取了什么等等。例如:如果数据行步行1测试,地址为0x000000000,编写0x00000100,并读取0x000000,则可以确定与D8连接的网络问题。当然,这信息根本无法准确地找到它是连接到数据线的内存数据线还是其他芯片故障。噪声/热量/功率消耗参考是参考→“功率波纹噪声测试”此处指定了最大行消耗模式。接近物理极限的行传输速率接近Active/prcharge命令将实现行和关闭,并且Impract的内部速率受TRC参数的限制。行传输速率也受到访问控制器PHY的方法的限制。行运动越高,芯片强度的消耗越大。 2。读写读写率接近物理带宽取决于控制器的性能和访问控制器的方法。 3。所有银行同时打开一行,使用交织的银行执行读写的操作。各种银行线对TRRD 4个参数开放。自卫,DDR3芯片在自卫时具有很高的电流,而刷新D大约是38US。使用高度采样率的MS水平测试可以获得由Burr茶点引起的噪声。规则3.1.1:电力,热量,噪声测试的消耗是纳米Quires,一种处于最大用电状态的芯片。线路测试本节是指接口信号测试模式:1。芯片以最大功耗模式运行。请参阅第3.1节的要求,并根据第3.1节的要求提出测试条件的其他定义。 2.根据芯片中工作场景的含义读写平衡;该软件实现以下配置选择:完整阅读,完整写作,1读,1写作,n读,n写作。 3。公共汽车在SSN进行50%的时间进行测试。在DDR3测试规范中,SSN(同时噪声传递)是指当多个信号L时,功率/接地网络的突然电流和寄生虫电感效应产生的瞬时噪声INE(例如数据总线,地址总线或控制信号)开关级别。该噪声会导致信号降低,这会导致正时错误或逻辑假错误。在以下情况下,证明电源的信号和完整性满足DDR3规范要求:同时移动许多信号:当大量公交车同时翻转时产生的噪声(例如选项A和B)。极端频率覆盖范围:确保没有噪声超过从基本频率(1倍时钟)到低频统一(1/5x时钟)(选项C)的标准。操作:所有级别的公共汽车同时切换,并且数据流为010101和101010。目的:模仿最坏的噪声场景(所有信号都同时翻转),请证明,如果电源/接地网络可以承受最大的即时瞬时变化,并防止电压倒塌(IR降)或接地式逆转。 N-1总线开关,1辆巴士保持静态(长高/长)操作N:N-1总线进行SSN测试,1个总线(XI)保持固定水平(高或低)。目的:测试静态信号线是否是在移动的周围信号期间的串扰,尤其是相邻信号线的高频噪声。 N-1总线开关,1个总线反向操作:N-1总线执行SSN测试,带有其他信号的1个总线(XI)反向开关。目的:验证反向信号是由于标准模式的噪声(标准噪声模式)而导致眼图的计时或关闭的偏差。要求:信号频率应涵盖主频率(1倍时钟)及其频率分割(1/2x,1/3x,1/4x,1/5x)。目的:确保在各种频率下抑制系统噪声的能力,尤其是在低频方案(例如低强度模式)的能力。电源完整性(PI)验证:测量SSN下电源网络的瞬态响应(例如电压变化ΔV)。确保去耦电容器(脱钩G电容器)适当布置并防止高频噪声。信号验证(SI):信号质量分析(抖动,秋季/时间增加,过时)通过眼图。检查时间正时是否符合规范(例如DDR3的TDS/TDH参数)。测试方法:代码生成器:发送特定的代码流(例如,选项A的交替代码)应该是强烈的情况。示波器/逻辑分析仪:获取波浪信号和噪声。域反射仪时间(TDR):不在点的位置阻抗(例如VIA,连接器)。 SSN测试定义:A。所有总线都同时处于一定级别,并且数据代码流为010101 101010 SSN测试时钟代码流B. N BUS XN,N-1 SSN测试,1 XI信号具有高度和低的长度; ∈{x0….. xn} n总线XN,N-1 SSN测试,1 Xi信号与其他信号倒置; ∈{x0….. xn} c。需要信号频率才能覆盖1倍时钟频率,1/2x时钟频率,时钟频率,1/4X CLOCK频率,时钟频率为1/5x。 4。公共汽车在50%的时间内进行了PRB测试。 PRBS测试的定义: aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaddress地址线确保地址线在数据行中是相同的。地址线保证具有与DATA线相同的测试条件。地址线路速率比数据线速率低一半,并注意重载期间的时机指标。因为在地址线上实现相似的数据线非常困难,所以信号测试要求地址线经常操作(每个地址线都有高频01翻转)。规则3.2.1:尝试内存数据电缆时,需要芯片以最大的功耗模式运行。 BAS读写平衡,测试模式涵盖SSN和PRBS测试。建议3.2.1:使用眼图测试确保眼图捕获不同模式的叠加效果。高速信号用于使用探针变化进行小型信号解码。统治3.2.2:UT测试过程应确保正常访问,并且在访问错误时无法执行。测试测试1。电源初始化测试测试1。 /重置,CKE,电源处理A, /RESET不到0.2 VDD,而不管所有其他输入信号状态如何; B.电源稳定后, /重置至少保持200US低水平;在获得 /重置高之前将C. CKE拉得很低,并且将CKE拉得很低 /重置至少延迟10N; D.从300mV到VDDMIN的电源的时间应小于200ms; E.当电源升高时,VDD VDDQ和(VDD-VDQ)为0.3V; 2。获得高度重置后,CKE需要保持至少500US低水平,然后将其拉高。 (鼓现在开始状态的内部开始,然后HESE操作独立于外部时钟)3。CK和CKE A,CK, /CK处理必须至少在CKE之前稳定TCKSRX(Max [10NS,5TCK]); B.确保CKE耗时到时钟时间; C.在CKE处于活动状态之前,必须注册NOP或DeSelect命令,此命令还必须确保; D.当CKE在 /重置之后,将被拉出,应将CKE保持高,直到开始过程完成(包括TDLLK,TZQINIT)。 4。ODT A. DDR3的加工在 /重置和CKE较低的时间内保持高ODT电阻,直到拉出CKE; B.对于DDR3颗粒,在获得CKE之前,ODT输入信号可能处于不确定状态。拉出CKE后,ODT输入信号将稳定Mupstairs或低; C.如果启用了RTT_NOM,则ODT输入信号应保持较低; D. ODT输入信号保持稳定,直到完成电气起始过程(包括TDLLK,TZQINIT)。 5。H,您必须等待TXPR,然后才能发布第一个MRS命令来加载模式寄存器。 6。负载MR2。 7。下载MR3。 8。下载MR1。 9。加载MR0。 10。发出ZQCL命令以开始ZQ的校准。 11。等待tdllk和tzqinit的延迟。 (TDLLK从加载MR0开始,TZQINIT从ZQCL命令开始)12。DDR3已准备好进行正常操作。 2。测试重置与电源重置过程相同,重点是DDR3在单板复位热量期间是否具有重置信号。发送PAG -R信号集时,请确保完成操作以读取和写入,然后重置UT测试的测试单元(示例)测试说明:示波器越来越限于DDR测试。例如,无法处理阅读方向末尾的时序部分的最终信号和内部调整。当然,某些参数的测试值是重要的参考。 UT测试标准在此处列出以供参考。 Direc阅读能力和初始化
相关文章